

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents *will not* correct images,
Please do not report the images to the
Image Problem Mailbox.

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

昭63-64178

⑬ Int. Cl.⁴

識別記号

庁内整理番号

⑭ 公開 昭和63年(1988)3月22日

G 06 F 15/66
15/16

3 7 0

8419-5B
T-2116-5B

審査請求 有 発明の数 1 (全26頁)

⑮ 発明の名称 画像処理システム

⑯ 特 願 昭62-132016

⑰ 出 願 昭62(1987)5月29日

優先権主張 ⑱ 1986年8月29日 ⑲ 米国(US) ⑳ 902343

㉑ 発 明 者 ハングウェン・リ アメリカ合衆国ニューヨーク州プレザントビル、ディアフ
イールド・レーン・サウス60番地㉒ 出 願 人 インターナショナル・ アメリカ合衆国10504、ニューヨーク州 アーモンク(番
ビジネス・マシーン 地なし)
ズ・コーポレーション

㉓ 代 理 人 弁理士 岡田 次生 外1名

明 細 書

1. 発明の名称 画像処理システム

2. 特許請求の範囲

(1) システム全体を制御するホストコンピュータ
と複数の基本演算器のアレイとを備え、前記基本
演算器は、

(a) メモリと、

(b) 前記メモリに接続されたALUと、

(c) 内部短絡経路及び他の基本演算器との間の
外部連結の形成を前記ホストコンピュータか
ら与えられる連結制御パターンに従って制御
する連結制御機構と、

を有することを特徴とする画像処理システム、

(2) 特許請求の範囲第(1)項記載の画像処理シ
ステムにおいて、前記ホストコンピュータから与え
られる連結制御パターンは前記連結制御機構に備
えられた複数のパターンレジスタ内に順次保持さ
れるとともに、連結制御機構に備えられたパター
ン選択レジスタにより連結制御パターンの切換えが直ちに行なわれるよう構成されていることを特
徴とする画像処理システム。

3. 発明の詳細な説明

以下の順序で本発明を説明する。

A. 産業上の利用分野

B. 従来技術

C. 解決しようとする問題点

D. 問題点を解決するための手段

E. 実施例

E 1. 実施例のハードウェア構成

E 2. 多形網構造

E 3. 制御アルゴリズム

E 4. アプリケーション

E 5. 結論

A. 産業上の利用分野

本発明は、基本演算器(プロセッシング・エレ
メント: PE)のネットワーク(アレイ)から成
るアレイプロセッサを備えた画像処理装置(並列
計算機でもある。)に係り、更に詳しくは、各基
本演算器が他の基本演算器とどのように連結する

かを制御する連結制御機構を備えることによりネットワークの構造がプログラムに従って選択できるような画像処理装置に関する。

B. 従来技術

以下に示す刊行文書及び米国特許が技術技術の代表的なものである。

(1) Sternbergの“生物医学的画像処理

(Biomedical image processing) ” Computer, Jan. 1983. には、近隣のデジタル画像データをくり返し処理していくための、各セルが近接のセルに連結されて成るセルアレイが示されている。曲がりくねったシフトレジスタが3×3の近傍セルへの入力を可能にしている。

(2) Turney等の“部分的に重った個所の認識

(Recognizing Partially Occluded Parts” IEEE Transactions on Pattern Analysis and Machine Intelligence, July, 1985, pp. 410-421 には、テンプレートの一致に重点を置きながら、ホフ変換を行う種々の技法が示されている。

Mancleville、及びM. A. Lavinの“多形画像変換計算機、近傍プロセッサのパイプラインの再構成アーキテクチャ (NITE: Morphic Image Transform Engine, An Architecture for Reconfigurable Pipelines of Neighborhood Processors” IBM RC 11438, Oct. 10, 1985 には、オペレータ制御下でバス接続を通じてPEとPEとが種々の相互接続を行うようなPEの再構成可能なネットワークが示されている。

(7) A. J. Kessler及びJ. H. Patelの“障害に対して冗長性を有する再構成可能な並列パイプライン (Reconfigurable Parallel Pipelines for Fault Tolerance) ”, IEEE, CH1813-15/82/0000/0118, 1982 には再構成可能なパイプライン接続が示されている。

(8) S. R. Sternbergの“画像処理用並列アーキテクチャ (Parallel Architecture for Image Processing) ”, IEEE, CH1515-G/79/0000-0712, 1979 には完全接続されたPEネットワークが示されている。

(3) Mudge等の“画像データの並列処理における特徴依存アルゴリズムの効率 (Efficiency of Feature Dependent Algorithms for the Parallel Processing of Images) ” IEEE 0190-3918/83/0000/0369 1983, 369-373 には、基本演算器が連絡ネットワークを通じて連絡するような重多プロセッサの利点について示されている。著作は特徴依存アルゴリズムと特徴非依存アルゴリズムとの相違について研究している。

(4) Sternberg等の“工業的多形性 (Industrial Morphology) ” には、単一システム内における画像処理とパターン認識の結合を示している。

(5) D. E. Shawの“NON-VONスーパーコンピュータ (The NON-VON Supercomputer) ” 内部レポート、Columbia University, Aug. 1982 には各基本演算器がI/Oスイッチを備え、個々の基本演算器を活動化、非活動化させるフラグレジスタを有するような大型並列処理システムが示されている。

(6) M. J. Kimmel, R. S. Jaffe, J. R.

(9) T. N. Mudge, E. J. Delp, L. J. Siegel, 及びH. J. Siegelの“マルチマイクロプロセッサシステムを用いた画像データのコード化 (Image Coding Using the Multimicroprocessor System PASH) ” IEEE, 82CH1761-6/82/0000/0200, 1982, には相互接続ネットワークにより相互接続されたPEが示されている。

(10) S. R. Sternbergの“並列画像処理用の言語及びアーキテクチャ (Language and Architecture for Parallel Image Processing) ”, Recognition in Practice, North-Holland Publishing Co., 1980 には複雑なPEネットワーク及び動作説明が示されている。

(11) 米国特許第4174514号 (1979年11月13日) には、2つの隣接する画像スライスの重なり合う領域の画像データへの中間アクセスのための互いに相互接続された隣接するPEより成るアレイプロセッサが示されている。

(12) 米国特許第4215401号 (1980年7月29日) 「細胞型デジタルアレイプロセッ

サ」には、直交2軸に沿って周りの4つのPE(細胞)と連結するPEより成るアレイプロセスが示されている。

(13) 米国特許第4380046号(1983年4月12日)「大型並列処理計算機」には、隣接するPEのレジスタからレジスタあるいは他のGレジスタへと縦方向あるいは横方向に沿ってデータビットを空間的にシフト(スライド)させるような画像処理装置が示されている。各PEは算術論理演算ユニット(ALRU)、I/Oユニット、及びローカルメモリユニット(LMU)を有している。ALRUは、バイナリーカウンタ/シフトレジスタサブユニット、ロジックスライダサブユニット(レジスタ)、及びマスクサブユニット(Gレジスタ)という3つのサブユニットから構成されている。

(14) 米国特許第4398176号(1983年8月9日)「データ/命令共通バスを有するデータ分析装置」には、バス上の情報がデータとして用いられるべきか命令として用いられるべきかを

制御する外部共通制御ラインに各PEが接続されている画像処理アレイが示されている。

(15) 米国特許第4601055号(1986年7月15日)「画像処理装置」には、像の1つ1つに対応した低レベルの画像処理装置をピクセル毎に正逆方向に1つずつ変換する装置が示されている。

従来技術によれば、パイプライン型やその他の型内でのPEの固定的な構成については示されている。従来技術によれば、スイッチングネットワーク及びバスを通してPEのネットワークを再構成することについては示されている。しかしながら、従来技術には、多形(変形)網のような非常に高速にスイッチングを行う技術については何らの示唆もない。多形網はプログラムにより再構成させることができ、紐状、ツリー状、キューブ状、ピラミッド状というように、処理内容に応じて適切な構成とすることができる。

セル構造オートマトンは画像処理、画像認識等に非常に有用であることが認められている。しか

しながら、現在のオートマトン用のネットワーク構造は紐状なら紐状のまま、メッシュならメッシュのまま、ツリーならツリーのまま、キューブならキューブのまま、ピラミッドならピラミッドのまま、というように固定された構成である。各構成は特定の計算については適しているが、その構成に適さない計算も存することになる。ネットワーク構造が固定的に作り付けられているので、不適な計算であることが判った場合にも、そのネットワーク構造は変えられず、低効率のまま計算を行なわざるを得ないことになる。

例えば、 $N \times N$ の網目構造が画像処理でのローカルオペレーション(特殊な操作)に適しているが、グローバルオペレーション(一般的な操作)には不適である。 $N \times N$ の網目構造では最小値計算(MINIMUM)に N サイクルを要するが、ツリー構造であれば $\log N$ サイクルで済む。だが、ツリー構造の場合には、近傍の基本演算器との接続が不足しているため、画像処理用のローカルオペレーションには不適なのである。

基本演算器の相互接続構造がアルゴリズムに不適なときには計算効率も低い、その上に、構造が固定的なときには、用いるアルゴリズムの設計に制約が生じる。これは、基本演算器の相互接続構造がデータの流れに対する制約を決定するからである。例えば、紐状構造では、データの流れは左から右というように一方向であり、このような構造では、紐状にデータが流れる場合に適したアルゴリズムに制限される。このように、固定したネットワーク構造は、各々が特別の適用性を有してはいるが、適用範囲自体は狭いものである。

固定的な相互接続パターンは、画像処理及び中間レベルの処理(画像情報を記号情報に変換する処理)を同時に効率良く実行することができないということである。このような欠点は、セルオートマトンであるコンピュータビジョンにとって特に重大であり、そこでは画像処理と中間処理とが不可欠部分である。この欠点は入出力問題にとって深刻である。というのは、画像処理後の画像データを後続の更なる中間処理のために出力

しなければならないからである。

C. 解決しようとする問題点

本発明の目的は、プロセッサアレイ中の基本演算器（プロセッサエレメント：PE）の各々をプログラム制御により高速に連結し、PEを、全方向（多方向）連結の場合に要求されるようなコスト高を招くことなく、効率良く組み合わせることである。

他の目的は、PEの再組み合わせを、時に応じて、再組み合わせの必要性を検知したコンピュータの制御下により、及び、再組み合わせの必要性を予見したオペレータの操作により、実行することである。

更に他の目的は、外部メモリデータをPEに接続することにより、必要なハードウェアを軽減するとともに操作の柔軟性を向上させることである。

D. 問題点を解決するための手段

本発明の特徴は多形（変形）網目型の基本演算器（PE）を用いることである。各PEは、メモリを備えたALUにより処理能力を備え、地理的な接続即ち論理的な接続関係をプログラム制御す

る一連の問題を解決できる。

他の特徴はPE内にフラグレジスタを有することであり、フラグレジスタは再構成操作のような条件付操作のために用いられる。

他の特徴は複数ビットパターンレジスタを所定数有することであり、所定数のソフトウェアにアクセスすることによりハードウェアパターンを選択でき、各パターンは多形網目により実現され得る。これらのパターンにはバス構造、幾つかのツリー、キューブ、ピラミッドが含まれ、各パターンは関連する計算のタイプに適しており、複数のパターンレジスタのうちの選択された1つのパターンレジスタ内の1種のビットパターンに回答してクロスバスイッチにより選択され得る。

本発明の利点は比較的安価でありながらスループットスピードが高いということであり、これはPE内のプログラム制御される連結能力によるものであり、こうして、物理的にも電気的にもプロセッサアレイの適正化がなされる。

他の利点は中間レベル処理の結果がプログラム

る能力を備えている。

他の特徴はPEがプログラム制御下で短絡能力を有することである。この短絡能力により、送り元のPEと遠く離れた送り先のPEとの間の一連の中間に存在するPEは単に導電線としてのみの役割を果たすだけとなり遅延サイクルを生じさせることがない。

他の特徴は多形網目ネットワーク構造を有することであり、このネットワーク構造は各PEの外部の通常の網目と各PEの内部の内部ネットワークとの組み合わせネットワークであり、ソフトウェア制御を通じて通常のパターンと他の新しい有用なパターンとが計算処理に適したものとなるように調整されるようになっている。多形性という特徴により、ネットワーク自体が再構成され、柔軟性の有るアルゴリズムの設計と広範なアプリケーションに用いることが可能となる。

画像処理に関連しては、多形網目構造により、中間レベル処理（画像データの記号データへの変換処理）が効率良く実行され、入出力問題に關す

と結合して効率良く適正な再構成化に役立つことである。即ち、中間データは適正な再組み合わせ機能と呼び出すために用いられる。

他の利点は構造が簡単で小さな面積上に構築でき、非常に多数の相互連結されたPEを少ない数のチップで構成できるという事である。

E. 実施例

E1. 実施例のハードウェア構成

第1図はM×Mのアレイ1を有する画像処理システムを示し、アレイ1を構成する多形網目基本演算器（PE）2はホストコンピュータ3により制御されるようになっている。各PE2は連結子を有し、この実施例では、4つの連結子を有し、各連結子は隣りの連結子と直交している。これら直交する連結子には方向識別子N E S W（北東南西）が付されている。これら連結子N E S Wの役割は隣接するPE（4つ存在する。）に対して出力を直接に与えることである。全般的なプログラミング制御とハウスキーピング制御はホストコンピュータ3により行う。

第1図にはPE2の一層詳しい内部構成も示されている。PE2は、ALU6、メモリ(MEM)7、連結子制御機構(CCM)8、及び4つの連結子N、E、S、Wを有し、これらの全体的なプログラミング制御とハウスキーピング制御はバス9を介してホストコンピュータ3が行うようになっている。

4つの連結子NESWを有するPE2は直交座標上に配されており、この簡単な網目構造は画像処理において有利である。また、この簡単な網目構造はVLSI上に形成する上でも有利である。

直交座標上にないPE2同士は直接的には配線で結ばれていない。対角線上のPE2同士の連結や遠く離れたPE2同士の連結は配線上望ましくないものであり、製造上の困難を伴う。多数配線の束は(静電)容量と(信号経路)長さとを有し、そのために固有の信号遅延をもたらす。

一実施例では、直交座標上にない関係のPE2同士は、それらの間に介在する直交座標上のPE2を介して、各々のCCM8の働きの下で、互い

に接続される。CCM8が制御する連結子のパターンは、入力側(送り先側)PEと出力側(送り元側)PEとを効率的に短絡させるようになっている。PEの連結経路はチェスの城将(将棋の飛車に相当する。)のように直交軸方向に沿った複数列の長さ或いはチェスのナイトのように直交軸の両方向に沿った複数列の長さに相当するものであり、チェスのビショップ(将棋の角に相当する。)のように対角線方向に延びるものではない。複雑な経路も設定できるし、信号遅延を生ずることなく多数のPE2を経由する非直交座標上の関係のPE間をつなぐ経路が設定され得る。

簡単な直交座標に沿った連結状態に代えて、対角線上のPE2相互を直接的に連結してもよいが、極めて遠く離れたPE2相互を直接的に連結することは、そのような連結状態は簡単な直交座標上の或いは対角線上のPE2の組み合わせをプログラム制御しても達成されることであり、好ましいものではない。

第2図は第1図中のCCM8の動作を説明する

ためのものであり、実際の内部ハードウェアを示そうとするものではない。CCM8の重要な機能は、パターンレジスタ内のビット値の制御下でX方向の横棒の連結子NESWのどれかをY方向の横棒の連結子NESWのどれかに連結させるというスイッチングネットワークとしての機能である。図示の例では、2つのパターンレジスタ21、22が選択的に用いられ、その選択はパターン選択レジスタ23の制御下で行なわれている。この例では、たとえ全てを連結させることが実際には可能であっても、4×4のマトリックス内の全ての交点を連結させることが必要なわけではない。マトリックス10はY軸方向に沿った複数の入力線11を有し、これらはX軸方向の導線S12に接続している。図示のように、N連結子13は、連結用電子部品14、15及び交線16を介して、E連結子17に連結されるよう設定されている。他のS連結子27、W連結子28、N連結子29への連結が交替的に或いは同時的に行なわれてもよい。制御は16ビットのパターンレジスタ21、

22により行なわれる。連結線24、25、及び26への連結も可能である。交線スイッチ10はパターンレジスタ21および22のうちの選択された方のレジスタ内のビット値により制御されて16個の交点の1つ又は複数を連結させる。

各PE2はパターンレジスタ21、22の一方のビットパターンに指示されて隣接する1つ又は複数のPE2と連結する。パターンレジスタ21、22を切替えることにより連結関係の変更が直ちに行なわれる。説明上、パターンレジスタ21、22は標準的若しくは変形的なパターンレジスタであり、パターン選択レジスタ23は0か1かの2値レジスタであるとする。

第3図は第1図のCCM8の内部の機能ブロックを示し、これらの機構ブロックが第2図に関連して説明したところの動作を実行する。簡単な論理連結機構30はAND、OR、XOR(排他的OR)、及びANDALLBIT機能を有する。他の機構でもよいが、複雑なものであればコスト高を招く。論理連結機構30は、第1フラグ(F

1) 31及び第2フラグ(F2)32内のフラグ入力を受信する。これらフラグ入力は機構30による制御を変更させる。シフトレジスタマスク

(SRM)33は真出力(SRM)34及び相補出力(SRM)35を出力し、これらの出力信号は、機構30を制御するXレジスタ用シフトレジスタ(SRX)37及びYレジスタ用シフトレジスタ(SRY)39のビット値を選択するために用いられる。

Xレジスタ36及びシフトレジスタX(SRX)37はX方向の隣接するPE2への論理的、従って幾何的な連結状態を制御する。Yレジスタ38及びシフトレジスタY(SRY)39はY方向の論理的即ち幾何的な連結状態を制御する。通常、Xレジスタ36及びYレジスタ38には、画像処理システム内でのPE2の直交座標の値が入っている。シフトレジスタX(SRX)37及びシフトレジスタY(SRY)39は、シフトレジスタマスク(SRM)33と共働して、X及びY方向の天々の一連のビットグループを誘導するために

の、あるいは対角線方向に遠く離れたPE2への更には、対角線上から外れた遠いPE2への連結が可能である。

本発明による多形網目画像処理システムは、適正にプログラム制御されることにより、PE間の複雑な相互連結を可能にする。各PEは自分に与えられた情報に準拠して適正な算術論理操作、変換操作、あるいはノー・オペレーションを実行するが、そうでないときには信号遅延のない短絡的連結を行うことができる。

どれ程の数の複雑な連結ができるかは、パターンレジスタ内のビット値の数に依り、パターンレジスタの数やCCMの構成にも依る。しかし、多数のPEを必要とするような複雑な連結はコスト高となる。そこで、好ましい実施例では、適切な連結状態の範囲を限定した。これらについては、第4図ないし第20図に示されている。

第4図は線形な配列の連結状態を示している。西(W)から東(E)への線形的配列41と北(N)から南(S)への線形的配列42が存在し

用いられる。第3図のCCM8の詳細な機能は多形網目により12の異なるパターンを形成する12の例により説明される。

各PE2は、そのPE2に対して示されたビット値に基づいて算術論理演算操作あるいは論理変換操作を実行し、あるいは、何らの操作も実行しない(ノー・オペレーション)。このような操作の実行あるいは不実行に加えて、PE2は周りのPE2のうちの選択されたものと連結される。ここで言うところの隣接するPEへの連結は短絡と呼べるようなものである。短絡は瞬時に起こる。この短絡による連結の速度は、通常の操作(ノー・オペレーションを含む。)のように1サイクルの遅延をもたらすものではなく、電気的速さ、即ち、光の速さである。したがって、遅延サイクルを生じさせることなく複数のPEを経由して遠隔のPEと連結することが可能となる。また、ジグザグ経路により同一の列にも同一の行にもない離れたPE2と連結できる。こうして、対角線方向の連結子がなくとも、対角線方向に隣接するPE2へ

ている。

第5図及び第6図は行方向のツリー配列についての2つの連結状態を示している。そのうち、第5図にはストリング(紐)45~51が示され、これらX方向に沿ったストリング45~51は種々の長さを有している。第6図にはもっとツリー構造らし連結状態が示され、ここでは、7つの入力4つのステップを経て1つのPE52へと導かれている。

第7図ないし第10図(第7図が本発明を示し、第8~10図は従来例を示している。)は本発明の多形網目型PEを用いた結果、チップ上の面積及びPE間の接続に要する配線長さがいかに改良されたかを示している。7図の多形網目61のチップ面積は、第9図の直角配線型ツリー構造のパターン62と比較して極めて小さい。第8図のパターン63の3×3のウィンドの平均的接続(配線)長さは第7図の場合の1.5倍であり、第10図のパターン64の3×3のウィンドでは2.125倍である。

第11図は逆ツリー構造を示している。第11図は第5図と非常に似ているが、第5図のツリー構造ではPEから情報を(1ヶ所に)集めているのに対し、第11図の逆ツリー構造では情報を広めている。

第12図ないし第20図には各々、多形網目PE間のプログラム可能な相互連結状態のいくつかの例が示されている。これらの図において、四角で囲まれた丸印は何らかの中間処理を行うPEを示し、単なる丸印は単なる通過用(短絡用)に用いられるPEを示している。ただし、どちらの場合のPEもプログラムにより制御されている。各パターン(PEの相互連結状態)は16ビット値で表わされ適当なパターンレジスタ内に収容される。

第21図は本発明による多形網目PEの好ましい一実施例の内部構成を示している。図中、破線93で囲まれた部分は、種々の実施例を通じて比較的共通的な構造である。ALU96は出力1及び出力2を有するとともに、入力側にはマルチプ

レクサを備えている。入力を入力端子94及びレジスタNESW95から与えられ、このレジスタNESW95には第1メモリ(M1)及び第2メモリ(M2)、あるいはALU96の出力1及び出力2からデータが与えられる。ローカルメモリ101はALUに適切な計算及びハウスキーピングを行なわせるために用いられる。外部メモリデータ線(EMD)102からは外部メモリ(図示せず)からデータが供給され、マルチプレクサ103を経て、ローカルメモリ101とともに、第1メモリ(M1)及び第2メモリ(M2)に接続されている。ALU96の出力1及び出力2は同じPE93に供給されるとともに、CCMで選択された他のPE93にも供給され得る。

外部メモリデータ線(EMD)及びM1、M2につながる複数のバスにより、外部メモリデータと内部メモリ(ローカルメモリ101)が接続され、PE93はローカルメモリ101及び外部メモリと協働することになる。

外部メモリデータ線(EMD)102により個

々のPEはホストコンピュータ(H)3内のメモリ或いは独立型のメモリに直接的に接続される。このような接続は従来のアレイプロセッサには見られないものであり、このような接続により第3図に示した機能が実現される。

第3図に示したような方向制御及び論理機能制御下におけるスイッチング機能は外部メモリ及びEMD102に関連して実行される。第3図に示したスイッチング機能を実行するための手段については、その全ての部分を各PE内に持たせてもよいし、あるいは、その全ての部分をPE外のものとしてもよい。ただし、後者の場合には、得られた条件についてはEMD102を通じてパターンレジスタ選択用レジスタRp99に送ることとする。

2つのパターンレジスタPRO97及びRRI98により命令サイクルの遅延なしで1つの連結パターンから他の連結パターンへと瞬時にスイッチングすることができる。この瞬時のスイッチングは1ビットレジスタのパターンレジスタ選択用

レジスタ(Rp99)により制御される。2つのレジスタ97及び98のうちの一方のレジスタ内の値がもはや使用する必要のないものとなったときには、そのパターンレジスタには新しいパターンがロード(転送)され得るようになっていいる。このようなロードは自由に行なわれる。即ち、ALU操作が行なわれている時に同時に行なわれ得る。なお、画像処理システムでは通常、PEは1ビット処理を行い、多くの場合、比較的簡単な構造である。16ビットパターンをパターンレジスタ97及び98にロードすることは比較して述べればやや面倒な作業である。パターン選択用レジスタ99にもある値をロードしなければならないが、この場合は1ビットであるから簡単である。

パターンレジスタ97及び98を交換するためには、^{処理}を中止しなければならないような場合がある。この場合、2つのパターンレジスタ97及び98の交換に32サイクルを要し、選択用レジスタ99へのロードに33番目のサイクルを要する。しかしながら、多くの場合、パターンレジ

タへのロードのために特別の時間が必要になることはない。適当な命令中に、オペレータがレジスタ97あるいは98、あるいはレジスタ99内に1ビットだけロードすることができるからである。ALU96がフル稼働しているときには、ALU96が算術論理演算を行っている最中でも、CCM内の1つあるいは全てのレジスタの番換えを行うことができる。このような融通性のあるロード動作は、インストラクションゲート100がロード機能を実行するように準備されたときに、入力端子94からALU96のマルチプレクサを通して出力1及び出力2により行なわれる。

パターンレジスタ97又は98から選ばれた16ビット値は4×4クロスバスイッチ104(詳細は第2図に示してある。)を細かく制御するためのものである。

PEの典型的操作は短絡操作と処理操作(活動操作)である。短絡操作の場合には、例えばパターンレジスタ97が短絡操作用に設定されて短絡操作を実行させ、PEを1つ又は複数の他のPE

に短絡接続させる。PEを処理操作にするときには、パターンレジスタ選択用レジスタ99を処理操作用に設定して、短絡バイパス用に設定されているパターンレジスタ97から処理操作用に設定されているパターンレジスタ98へとスイッチ操作する。

PEの処理操作につき更に説明する。

第1図ないし第3図に示された多形網目はCCMに制御されて複数のパターンに変形することができる。これらのパターンのレパートリーは計算のレパートリーに対応する。

各パターンに対応する制御アルゴリズムについて述べる。全ての制御アルゴリズムは簡単であり、制御アルゴリズムを実行し易いような所望のパターンの配線状態となっているハードウェアを用いていることができる。

ハードウェア機構は全てのパターンの形成を実行し、VLSI上への実装に適している。

多形網目ハードウェアの大きな利点は、多くのアルゴリズムの線形的な計算量 $O(N)$ が対

数的な計算量 $O(\log N)$ に減じることであり、好ましい。したがって、本発明による新規なアーキテクチャにより $\log N/N$ のスピードアップが図られ、例えば、 1024×1024 のネットワークにおいてはスピードアップは100である。

特に画像処理分野では、1つのパターンによる画像処理の後に、得られた画像データが直ちにネットワーク外に送出されるということはない。画像情報は更に別のパターン(例えばツリー構造)によって記号(符号)情報に変換されなければならないし例えば133より大きな値のピクセルが多数存在する)。多形網目の機能により、データは出力されなくともよく、その結果、1/O操作は十分に減小される。(例えば 1024×1024 の画像の例では5桁の減小がある。)I/O操作の減小による処理速度の向上の効果は種々のスピードアップ効果の中でも最も影響の大きいものである。

もう1つのパターンは対角線方向に広がるツリ

ーであり、このパターンが多形網目で形成されることにより、 $Ax + By + C$ の計算を前述の対数的時間内で実行することが容易となる。ただし、A、B、Cは定数で、(x、y)はピクセルの座標であるとする。コンピュータグラフィクス(計算機図形処理)では、凸状多角形を表示させることは、影をつくり、切り抜き(クリッピング)を行い、球を描き、ヒストグラム平坦化計算を行い、組織マッピング等の処理を行なう上で有用である。また、ラインマスク、バンドマスク、多角形マスクをつくる上で有用である。更に、第1ホッフ(Hough)変換を計算したり、その逆にノイズ画像からラインを検出したり、あるいはその他の応用において有用である。

有用な12のセル構造オートマトンと12のアルゴリズムをつくり出すハードウェア機構を有している好ましい実施例では、ソフトウェア制御下で多形網目を再構成する。以下では、多形ハードウェア及び制御アルゴリズムについて述べる。

多形網目の注目すべき特徴は処理条件により自

らを再構成する能力を有することである。既述のように、ALUの操作によりパターンレジスタ97及び98にはあるビットパターンがロードされ、その結果、各PEはPパターン(P_1, \dots, P_p)を有する。

PEの条件Cに適合する再構成により各PEはパターン P_i を機能Cとして扱う。まず、全てのPEは P_i というパターンから始まり、処理は最初のパターンにもとづいて始まる。処理が進むにつれ、各PEはそのローカル条件を検知し(例えば、これは値が寄り集まることのテストであり得る。)そのパターンを継続するか新しいパターンに置換するかを決める。

条件はグローバル(全体に影響するもの)であってもよく、これはホストコンピュータが各PE条件を一括的に検知し、パターン選択を行い、全てのPEにそれをフィードバックするものでもよい。条件はローカル(一部にのみ影響するもの)であってもよい。新しいパターンの個々のPEに与えてもよいし、適当なPEのグループに与えて

もよい。

新しいパターンの選択は幾つかの方法で行なわれる。

(1) 1つには、予め計画されている場合である。一連のパターン(例えば、 P_1, P_2, \dots, P_p)が計画され、この優先順序で利用される。新しいパターンの必要性が検出されると、(P_1 を用いているとして)次のパターン P_{i+1} が用いられる。そして P_{i+2} が使用していないレジスタに同時にロードされる。(2) 他には、機能Cに基づく場合である。

再構成の例には次のようなものがある。

3×3ウィンドが P_i により形成されてフィルタ操作が行なわれ、指標がフィルタ操作の効率を測る条件Cを示している。ここでの目的はCが満足されないときウィンドサイズを大きくすることである。これに関して、 P_2 を5×5ウィンド、 P_3 を7×7ウィンド、 P_5 を9×9ウィンド等とすることができる。

再構成の別の例はソフト誤りアプリケーション

である。各PE内に誤動作に関する条件Cを設計することは共通的なことである。そのような条件は新しい適切な連結パターン P_i を決定するために利用される。

E2. 多形網目構造

第1図に示されるように、多形網目は $M \times M$ のPE2のアレイ1から成り、各PE2は4つの連結線(N, E, S, W)を有し、各連結線は隣のPE2に連結している。また、各PE2は、ALU6、MEM7、CCM8を備え、ALU6及びMEM8については画像処理分野でも通常用いられているが、CCM8は本発明に特有のものである。

連結制御機構(CCM)8は4つの連結線の他にALU6及びメモリ(MEM)7との間の入出力線を備えている。ここで、A及びBをCCM8への入力線及び出力線であるとしたとき、どこかの入力線Aをどこかの出力線Bに短絡させる("SHORT_CIRCUIT")ことにより連結線NE SW間の経路指定が実施される。この

とき、入力線A上の信号と出力線B上の信号とは等しくなり、例えば、"SHORT_WE"という命令は連結線(W)24の信号と連結線(E)26の信号とを等しいものにする。

第3図はCCM8の機能を示している。前出の"SHORT_CIRCUIT"の動作は条件付動作であり、その条件はCCM8でつくられる。各CCM8は条件信号を発生するための2つの1ビットフラッグF1 31及びF2 32を有する。また、各CCM8は1つのシフトレジスタ(SRM)33を有し、SRM33は両方向にシフト可能で、相補出力34及び35を出力する。

各CCM8は一对のレジスタX36及びY37を有し、レジスタX36はPEの行の位置($0 \leq X \leq M-1$)を保持し、レジスタY37はPEの列の位置($0 \leq Y \leq M-1$)を保持する。レジスタX36及びレジスタY37は各々シフトレジスタSRX38及びSRY39を備え、これらSRX38及びSRY39には各々レジスタX36及びレジスタY37からデータが転送されるとともに

S R X 3 8 及び S R Y 3 9 は両方向にシフト操作できる。S R X 3 8 及び S R Y 3 9 でシフトされた出力は B S R X 及び B S R Y である。

“S H O R T _ C I R C U I T”動作についての条件を発生するために幾つかの機能が設けられている。

L O A D reg value: この機能は命令あるいは記憶内容を通じて“ある値”S R M、F 1、あるいは F 2 に転送することである。

C O P Y S R reg: この機能はレジスタ X、Y の内容をシフトレジスタ S R X、S R Y に複写することである。

A N D / O R / X O R reg: この機能は次のどれかを行うことである。

1. X と S R X 及び X と S R M (あるいは S R M) について A N D / O R / X O R を行う。
2. Y と S R Y 及び Y と S R M (あるいは S R M) について A N D / O R / X O R を行う。

多形網目の 1 2 種のパターンをその制御アルゴリズムとともに以下に述べる。

E 3. 制御アルゴリズム

(a) パターン 1 (線形配列)

第 4 図に示されるように、P E (M - 1, i) の連結子 S を P E (0, i + 1) の連結子 N に連結し、P E (i, M - 1) の連結子 E を P E (i + 1, 0) の連結子 W に連結することによって、M × M の長さの行 (國中横方向) の線形配列及び M × M の長さの列 (國中縦方向) の線形配列が形成される。P E (0, 0) の連結子 E 及び P E (M - 1, M - 1) の連結子 S は各々、列方向の線形配列の開始端及び終末端であり、P E (0, 0) の連結子 W 及び P E (M - 1, M - 1) の連結子 E は各々、行方向の線形配列の開始端及び終末端である。

制御アルゴリズムは次のとおりである。

3. 上記 1 及び 2 の両方を行う。

A N D A L L B I T reg: この機能はレジスタ内の全てのビットを“AND”することである。これにより、レジスタが X であれば条件ビット X A N D A L L を、レジスタが Y であれば条件ビット Y A N A L L を、あるいはこれらの両方の条件ビットをつくり出す。

以上から“S H O R T _ C I R C U I T”動作は B S R X、B S R Y、X A N D A L L、Y A N D A L L、F 1、及び F 2 の組み合わせに基礎を置いていることがわかる。

多形網目の残りの 2 つのブロック (A L U 6 及び M E M 7) は通常の構成と同様である。メモリ 7 は 1 マシンサイクル毎に 1 ビットを C C M に送ったり C C M から受け取ったりする。A L U 6 も通常の構成と似てはいるが、B S R X、B S R Y、X A N D A L L 及び Y A N D A L L の組み合わせに回答して“S E N D”あるいは“R E C E I V E”を選択する点に特徴を有する。

L I N E A R O

{

```
MEM = W; /*action 1 */
E = MEM; /*action 2 */
MEM = N; /*action 3 */
S = MEM; /*action 4 */
```

}

action 1 (動作 1) は連結子 W 上のデータをサイクルの終りにメモリに置き、action 2 (動作 2) はメモリのデータをデータサイクルの初めに連結子 E に置く。P E (0, 0) の連結子 W に注入されたデータは東 (國中左) に向かって行進し、M サイクル後には第 1 行目の全ての P E がデータで満たされる。次の M サイクルでは、第 2 行目の全ての P E が前記データで満たされるとともに、第 1 行目の全ての P E は新たなデータで満たされる。action 3 (動作 3) 及び action 4 (動作 4) は同様の動作を列について行なわせる。

このような線形配列の形成には条件は付かない。

全PEが同じ動作を行い、CCMは利用されない。

(b) パターン2 (行方行ツリー配列)

この場合の制御アルゴリズムは次のようである。

ROW-TREEO

```
(
int t; /*t is time step*/
int pattern identifier; /*column position of
a PE, Process ID0*/
int M, logM; /*M is the side size of the
mesh and logM=logM*/
int treemask=1; /*a flag to construct the
tree*/

for(t=0; t<logM; t++){
    if(!treemask)
        (SHORT_WE; DISABLE; )
    if(treemask && pattern identifier<t>)
        E=M.E.M;
    if(treemask && pid0<t>)
```

ツリーの最高位レベルは $t=2$ のときの制御により形成される。この段階ではPE3とPE7のみが使用可能であり、残りのPEは“SHORT”という動作により連結を確立してW-E経路をつくるが何の操作もしない。別言すれば、メモリ6内の値を変更させない。

この制御アルゴリズムを別の観点から示したのが第6図である。第6図ではツリーの各レベルの節にはPEの識別用番号が付されている。

ツリーパターンは画面を分割したり、全く別の画面にするような例では極めて便利である。このような例でのアルゴリズムの計算量(ステップ数)は、 N を入力データの大きさとしたときに、通常 $O=\log N$ である。このアルゴリズムは通常、 $O(=\log N)$ 実行タイムを要し、 $N=1024$ であれば、 $1024:10$ で表わされるようなスピードアップがある。この種の重要なアルゴリズムはMAX(最大値を求める)、MIN(最小値を求める)、 K 番目の大きさの検出、中間値の検出、等にも用いられる。

MEM=W;

treemask=treemask & pid0<t>;

)
)

第5図には1行が8個のPEであるときの例が示されている。 $t=0$ で、全PEの“ツリーマスク”は1であり、全PEは使用可能となり、偶数番目のPEは奇数番目のPEにデータを送る。この様子が“偶/奇”PEのペア間の矢印により示されている。これがツリーの底部を形成する。

$t=1$ では、ツリーマスクを調べることにより、 $pid0<0>=1$ ($pid0$ の最下位ビット)のPEだけが使用可能になる。なお、 $pid0$ はPEの列位置を表わすための識別子である。使用禁止(ディスエイブル)のPEは通常の丸印で示されており、これらはPE1とPE3とを、及び、PE5とPE7とを連結する。これは“SHORT_WE”という動作(短絡操作)による。こうして第2レベルのツリーが形成される。

COMを使うと、制御アルゴリズムはレジスタX36を $pid0$ のために、また、レジスタSRX37及びフラグレジスタ(F1)31をツリーマスクのために用いる。レジスタX36の内容はSRX37に複写され、 $pid<t>$ ビットは t 段階でBSRXに出力され、ツリーマスクとAND操作され、最終条件を誘導する。

(c) パターン3 (列ツリー)

行ツリーの場合と似ており、 M 列ツリーは、PEの行位置である。 $pid1$ を制御子として有し、また、N-S経路を連結子として有している多形網目により形成される。制御アルゴリズムは次のようである。

COLUMN-TREEO

```
(
int t; /*t is time step*/
int pid1; /*row position of a PE*/
int M, logM; /*M is the side size of the
mesh and logM=logM*/
```

```

int treemask=1; /*a flag to construct the
tree*/

for(t=0; t<logM; t++){
    if(!treemask)
        { SHORT_NS; DISABLE; }
    if(treemask && !pid1<t>)
        S = MEM;
    if(treemask && pid0<t>)
        MEM = N;
    treemask=treemask & pid0<t>;
}
}

```

列ツリーはデータを列方向に分配させるのに有用であり、その際には、行ツリーの説明のところで述べたように、従来の線形的な計算量 $[O(N)]$ のアルゴリズムから対数的な計算量 $[O(\log N)]$ のアルゴリズムへと変換される。

ROW_TREEと同様に、COLUMN_T

```

mesh and logM=logM*/
int hmask=1, vmask=1; /*flags to construct
the tree*/

```

```

for(t=0; t<logM; t++){
    /*cycle 1 */
    if(!hmask)
        { SHORT_WE; DISABLE; }
    if(hmask && !pid0<t>)
        E = MEM;
    if(hmask && pid0<t>)
        MEM = W;
    hmask=hmask & pid0<t>;

    /*cycle 2 */
    if(!vmask)
        { SHORT_NS; DISABLE; }
    if(vmask && !pid1<t>)
        S = MEM;
    if(vmask && pid1<t>)

```

REE制御アルゴリズムではレジスタYをpid1に、SRYをcopyYに、F2をツリーマスクの保持のために用いている。SHORT_NSの条件はtime step1でpid<1>を生じさせるF2及びBSRYのAND処理結果に準拠している。

(d) パターン4 (直角線ツリー)

直角線ツリーは分類処理、マトリックス操作、最小幅ツリー操作、FFT、及びその他の図形処理アルゴリズムにとって有用なネットワーク構造である。以下に示すORTH_TREEアルゴリズムにより行ツリーと列ツリーとを結合することによってそのような多形メッシュが形成され得る。

ORTH_TREE0

```

{
    int t; /*t is time step*/
    int pid0; /*column position of a PE,
    Process ID0*/
    int pid1; /*row position of a PE*/
    int M, logM; /*M is the side size of the

    MEM = N;
    vmask=vmask & pid1<t>;
}
}

```

多形網目から直角線ツリーを形成することの大きな利点は、(1)チップ面積の減小化と(2)隣接操作の効率化と2点である。

(1) チップ面積の減小化：網目構造及び直角線ツリー構造をレイアウトするために必要なチップ面積は夫々、 $O[N^2]$ 及び $O[(N^2) \times (\log N)^2]$ である。ここで、Nは網目構造の横幅であり、ツリーのリーフの数である。これは、 $(\log N)^2$ の分だけ節約がなされていることを示し、 $N=1024$ であるとき、多形網目を用いると、そのチップ面は直角線ツリー（第9図参照）の場合の1/100になる。

(2) 隣接操作の効率化：直角線ツリーのPEは幾何的に最も近い他のPEに連結されていない。これでは、直接通信経路が存在しないので、多く

の重要な操作を効率良く行うことができない。事実、 3×3 のウィンドウ内の半分を超えるデータはツリーの1レベルからウィンドウの中央へと移動しなければならない。 3×3 ウィンドウのデータ間の平均的距離は2.125であるが、多形網目では1.5である。直角線ツリーの 3×3 のウィンドウの例は第8図及び第10図に示されており、丸印に符された数字はデータとウィンドウの中心との距離を表わしている。

$N=4$ の場合の第7図の例について述べると、多形網目と直角線ツリーとでは、チップ面積比は16:46であり、 3×3 ウィンドウの平均的距離の比は1.5:2.1(第8図及び第10図)である。

制御アルゴリズムORTH_TREEは、BSRX内でタイムステップ t において、レジスタ X を $pid0$ に、SRXを $pid0$ の複写に、 $F1$ をマスクに用いて $pid0(t)$ をつくり出す。同様に制御アルゴリズムは、BSRY内でtime step t において、レジスタ Y を $pid1$ に、SRYを $pid1$ の

複写に、 $F2$ をマスクに用いて $pid1(t)$ をつくり出す。条件付SHORT_WE及びSHORT_NSはBSRX、BSRY、 $F1$ 、 $F2$ に基礎を置いている。

(e) パターン5 (逆一行ツリー)

RRツリー (Reverse-Rowツリー) は頂部から底部へとデータが流れるツリーである(行ツリーは底部から頂部へと流れる)。制御アルゴリズムは次のようである。

```
RR-TREE()
(
  int t; /*t is time step*/
  int pid0; /*column position of a PE*/
  int M, logM; /*M is the side size of the
  mesh and logM=logM*/
  int treemask=M%2; /*a flag to construct
  the tree*/
  int mask; /*an intermediate condition*/
```

```
for(t=0; t<logM; t++){
  mask=ANDALLBIT
    (treemask | pid0);
  if(!mask)
    (SHORT_WE; DISABLE; )
  if(mask && pid0<logM-t-1)
    W=MEM;
  if(mask && ~pid0<logM-t-1)
    MEM=E;
  treemask=ASHIFT(treemask, 1);
}
}
```

第11図の8-PEの例については制御アルゴリズムを次のように説明することができる。

フラグツリーマスクはPEの総数の半分について初期化される(即ち、 $4=100$)。INVERTされたツリーマスクはまず $pid0$ とORされてその結果はANDALLBITに渡され、ANDALLBITはもしその結果の全ビットが1で

あれば1をリターンし、その他の場合では0をリターンする。マスク=1のPE(即ち、PE3及びPE7)はツリーの一部であり、ツリーの節でない他のPEは自らを使用禁止にするかあるいはツリー連結を確立するためにW-EバスをSHORTさせる。PE3及びPE7では、 $pid0$ のビット2が更にチェックされ、それが1であればPE7をしてデータをPE3に送らせる(それまではPE3のビット2は0である)。これは $t=0$ においてツリーのトップレベルを形成する。

$t=0$ の最後にツリーマスクは算術的に左へ1ビットシフトされる。したがって、次のタイムステップ用110となる。

$t=1$ では、PE1、3、5、7がツリー節であり、PE7がPE5に、また、PE3がPE1にデータを送る。 $t=1$ の最後にツリーマスクは111になる。

$t=2$ では全PEがツリー節となり奇数 $pid0$ の各PEは偶隣接する低位の偶数 $pid0$ の各PEにデータを各々送る。

CCM中の機構を用いて、ツリーマスクはSRMにロードされ、XはSRXに複写される。レジスタXはINVERTされたSRMとORされ、次に、その結果はマスクをつくるためにANDALLBITされる。SRXはタイムステップtにおいてBSRX内にて左へ論理的にシフトされて $\text{pid}0 < \log M - t - 1 >$ をつくる。これはツリー節のペア用にSEND/RECEIVEを制御するように用いられる。

RRツリーはデータを全ツリー節に広げるためのものであり、全ツリー節はツリー内の位置に応じて異なる操作を施す。計算機図形処理では、このパターンは有用である。というのは、Aを定数Xをpid0として各PEに $A \times X$ を同時に行なわせるからである。 $A \times X$ を並列的に調べることでよりラインの最初の生成を行うことができる。これについては、対角線拡りツリー（パターン12）について述べるところで更に説明する。

一般に逆ツリーはパラメータ空間の記号表現を画像空間の画像表現に変換するために有用であり、

```
int mask; /*an intermediate condition*/

for(t=0; t<logM; t++){
    mask = ANDALLBIT
        ( treemask | pid1);
    if(!mask)
        { SHORT_NS; DISABLE; }
    if(mask && pid1<logM-t-1)
        N = MEM;
    if(mask && !pid1<logM-t-1)
        MEM = S;
    treemask = ASHIFT(treemask, 1);
}
}
```

RCツリーの特性はRRツリーと同様であり、ただ、RCツリーでは網目の列（コラム）中のデータに関連している点で異なるだけである。

(g) パターン7（行バス）

同報通信目的では、バスは同報通信距離を最短

アルゴリズムは多形網目による非常に大量の並列処理を行う。

制御アルゴリズムは最高位のpid0を有するPEをツリーの根として用いるが、最低位のpid0を有するPEもツリーの根として用いることもでき、制御アルゴリズムは同等の複雑さを有する。

(f) パターン6（逆列ツリー：RCツリー）

RRツリーと同様に、RCツリーもpid1を制御子とし、N-Sをツリー確立のための経路とすることにより形成される。制御アルゴリズムは次のとおりである。

RC-TREE0

```
{
int t; /*t is time step*/
int pid1; /*row position of a PE*/
int M, logM; /*M is the side size of the
mesh and logM=logM*/
int treemask=M%2; /*a flag to construct
the tree*/
```

にするので非常に有用である。1つのバスが以下の制御アルゴリズムにより多形網目の全ての行について形成される。

ROW-BUS0

```
{
int sender; /*ID for the sender*/
int pid0;

SHORT_WE;
if(pid0==sender)
    E = MEM;
else
    MEM = W;
}
```

行中の1のPEが送り元として働き、残りのPEは受け手となる。全てのPEはE-WをSHORTさせてバスを確立し、送り元はデータをE（あるいはW）に送り、受け手はデータをW（あ

るいはE)から受け取る。この他に、データはWあるいはEに外部コントローラから注入され、送り元としてのPEは存在せず、全てのPEが受け手である場合もある。

CCMにより送り元はSRMにロードされる。INVERTされたSRMはpid0を格納しているレジスタXとXORされる。得られたビット値はANDALLBITされる。XANDALL中の1は送り元としてのPEを特定し、XANDALL=0のPEは受け手となる。

(h) パターン8 (列バス)

行バスと同様に、列バスも、pid1を制御子とし、N-Sを経路とすることにより、多形網目の各列について形成される。制御アルゴリズムは次のようである。

COLUMN_BUS0

```
{
int sender; /*ID for the sender*/
int pid1;

PYRAMIDO
{
int t; /*t is time step*/
int pid0; /*column position of a PE*/
int pid1; /*row position*/
int M, logM; /*M is the side size of the
mesh and logM=logM*/
int hmask=1, vmask=1; /*two flags to
construct the pyramid*/

for(t=0; t<logM; t++){
/*cycle 1 action*/
if(!hmask | !vmask)
{SHORT_WE; SHORT_NS;
DISABLE;}
if(hmask && vmask && ~pid0<t> &&
~pid1<t>)
E=MEM;
if(hmask && vmask && ~pid0<t> &&
~pid1<t>)
```

```
SHORT_NS;
if(pid1==sender)
S=MEM;
else
MEM=N;
}
```

列バスの特性は行バスと同様である。

行バスと列バスとが組み合わせられることにより2ステップで列データが全PEに同報通信される。第1ステップでは、列データが最上位の行の全PEに同報通信され、次に第2ステップでは、最上位の行のPEは他の全PEに列方向に沿って列データを同報通信する。

(i) パターン9 (ピラミッド)

ピラミッド構造は、多重解像度画像を取扱う上で優れている。ピラミッドパターンは次の制御アルゴリズムにより多網目から形成される。

```
(N=MEM; MEM1=W; )
if(hmask && vmask && ~pid0<t> &&
pid1<t>)
E=MEM;
if(hmask && vmask && pid0<t> && pid1<t>)
(MEM0=N; MEM'2=W; )

/*cycle 2 action*/
if(!hmask | !vmask)
{SHORT_WE; SHORT_NS;
DISABLE;}
if(hmask && vmask && ~pid0<t> &&
~pid1<t>)
NO_ACTION;
if(hmask && vmask && pid0<t> &&
~pid1<t>)
S=MEM1;
if(hmask && vmask && ~pid0<t> &&
pid1<t>)
NO_ACTION;
```



```

if(hmask && vmask && pid0<t> && pid1<t>)
    MEM1 = N;

hmask = hmask & pid0<t>;
vmask = vmask & pid1<t>;
)
)

```

制御アルゴリズムは $\log M$ のステップを含み、各ステップには2つの制御サイクルが存在している。別言すれば、ステップは2つのPEサイクルでピラミッドの1つのレベルを形成する。

第12図、第13図、及び第14図は 8×8 網目におけるピラミッド制御アルゴリズムを示している。

hマスク（行用）及びVマスク（列用）の2つのマスクが1に初期化され網目中の全PEが初めてのステップにおいて使用可能になる。 $t=0$ において、全PEが処理操作状態（アクティブ状態）となり、 2×2 のPEが1つのグループを形成す

る。これら4つの（ 2×2 ）PEは、ピラミッドのNW、NE、SW、及びSE息子であり、親はSE息子と同様である。4つの息子の処理操作はpid0<t>及びpid1<t>のビット値で区別される。pid0<0>=pid1<0>=1のSE息子（あるいは親）は、第1サイクルにおいて、pid0<0>=0且つpid1<0>=1のSW息子及びpid0<0>=1且つpid1<0>=0のNE息子からデータを受け取る。このサイクル中で、NW息子はデータをNE息子からデータを受け取る。このサイクル中で、NW息子はデータをNE息子へと渡す。このデータは第2サイクルで親により受取られる。第2サイクルでは、NE息子と親との間だけでデータの受渡しが行なわれ、他の2のPEは活動しない。Vマスクとhマスクは次のタイムステップの連結を制御するために更新される。

$t=1$ において、再び4つのPEがピラミッドの次のレベルの4つの息子と親とを形成する。 4×4 網目中のこれら4つのPEの幅は第13図に示されている。4つの息子と親の処理操作は $t=$

得るためには、下記の制御アルゴリズムPYRAMIDの各ステップに2つの制御サイクルが付加される。サイクル3はNとWの内容を得るため、サイクル4はSとEの内容を得るためのものである。

PYRAMID0

```

{
int t; /*t is time step*/
int pid0; /*column position of a PE*/
int pid1; /*row position*/
int M, logM; /*M is the side size of the
mesh and logM=logM*/
int hmask=1, vmask=1; /*two flags to
construct the pyramid*/

for(t=0; t<logM; t++){
/*cycle 1 action*/
if(!hmask | !vmask)
{SHORT_WE; SHORT_NS;

```

同一レベルの近傍PEを得るための制御アルゴリズムは上述の制御アルゴリズム中に組み込まれている。例えば、第15図で、 $t=0$ では、同一レベルの近傍PEは元の網目に連結されている。 $t=1$ では、同一レベルの近傍PEは他の行及び列に拡がり網目連結が確立される。

ピラミッドの同一レベルでの近傍PEの内容を

```

        DISABLE; }
    if(hmask && vmask && ~pid0<t> &&
        ~pid1<t>){
        E = MEM;
    if(hmask && vmask && pid0<t> &&
        ~pid1<t>){
        (N = MEM; MEM1 = W; )
    if(hmask && vmask && ~pid0<t> &&
        pid1<t>){
        E = MEM;
    if(hmask && vmask && pid0<t> && pid1<t>){
        (MEM0 = N; MEM2 = W; )

/*cycle 2 action*/
    if(~hmask | ~vmask){
        (SHORT_WE; SHORT_NS;
        DISABLE; )
    if(hmask && vmask && ~pid0<t> &&
        ~pid1<t>){
        NO_ACTION;

/*cycle 4 action*/
    if(~hmask | ~vmask){
        (SHORT_WE; SHORT_NS;
        DISABLE; )
    if(hmask && Vmask){
        N = MEM5;
        W = MEM6;
        MEM5 = S;
        MEM6 = E;
    }

    hmask = hmask & pid0<t>;
    vmask = vmask & pid1<t>;
}

    if(hmask && vmask && pid0<t> &&
        ~pid1<t>){
        S = MEM1;
    if(hmask && vmask && ~pid0<t> &&
        pid1<t>){
        NO_ACTION;
    if(hmask && vmask && pid0<t> && pid1<t>){
        MEM1 = N;

/*cycle 3 action*/
    if(~hmask | ~vmask){
        (SHORT_WE; SHORT_NS;
        DISABLE; )
    if(hmask && vmask){
        S = MEM3;
        E = MEM4;
        MEM3 = N;
        MEM4 = W;
    }

    ことにより、BSRX及びBSRYはpid0<t>
    及びpid1<t>を、タイムステップtにおいて、
    その内容とする。F1及びF2とともにこれらの
    2つの条件はSHORT処理操作の実行に用いら
    れる。

    上述のピラミッドはM×Mのベースを有し、縮
    退2である。縮退2とはM×Mのベースの上部レ
    ベルが(M/2)×(M×2)であり、以下これ
    を繰り返すことを意味する。PYRAMID制御
    アルゴリズムはKを2の累乗数として縮尺Kの場
    合に拡張できる。そのためには、以下のようにし
    てhマスク及びVマスクを更新すればよい。

        hマスク = hマスク & pid0<t> & pid
            0<t+i>
        Vマスク = Vマスク & pid1<t> & pid
            1<t+i>

    そして、ピラミッドノード処理操作を偶数tス
    テップ毎にスキップすればよい。

```

CCMの働きにより、hマスク及びVマスクがF1及びF2に夫々ロードされる。レジスタX内のpid0及びレジスタY内のpid1はSRX及びSRYに夫々複写される。右に論理的にシフトする

(j) パターン10 (逆ピラミッド)

画像データから記号(符号)データへの変換にはピラミッドの底から頂部へと情報が流れる。しかし、記号データから画像データへの変換には逆方向に情報を流す必要がある。これは、以下の制御アルゴリズムにより多形網目から形成される逆ピラミッド(Rピラミッド)により実行される。

R-PYRAMIDO

```
(
int t; /*t is time step*/
int pid0; /*row position of a PE*/
int pid1; /*column position of a PE*/
int M, logM; /*M is the side size of the
mesh and logM=logM*/
int mask=M%2; /*a flag to construct the
pyramid*/
int hmask, vmask;

for(t=0; t<logM; t++){
```

```
/*cycle 2 */
if(¬hmask | ¬vmask)
{
SHORT_WE; SHORT_NS;
DISABLE; }
if(hmask && vmask && pid0<logM-t-1> &&
pid1<logM-t-1>)
{
N=MEM1; W=MEM3; }
if(hmask && vmask && pid0<logM-t-1> &&
¬pid1<logM-t-1>)
{
MEM1=S; W=MEM2; }
if(hmask && vmask && ¬pid0<logM-t-1>
&& pid1<logM-t-1>)
MEM3=E;
if(hmask && vmask && ¬pid0<logM-t-1>
&& ¬pid1<logM-t-1>)
MEM2=E;

mask=ASHIFT(mask, 1);
)
)
```

```
hmask=ANDALLBIT(¬mask | pid0);
vmask=ANDALLBIT(¬mask | pid1);
```

```
/*cycle 1 */
if(¬hmask | ¬vmask)
{
SHORT_WE; SHORT_NS;
DISABLE; }
if(hmask && vmask && pid0<logM-t-1> &&
pid1<logM-t-1>)
N=MEM2;
if(hmask && vmask && pid0<logM-t-1> &&
¬pid1<logM-t-1>)
MEM2=S;
if(hmask && vmask && ¬pid0<logM-t-1>
&& pid1<logM-t-1>)
NO_ACTION;
if(hmask && vmask && ¬pid0<logM-t-1>
&& ¬pid1<logM-t-1>)
NO_ACTION;
```

R-PYRAMID制御アルゴリズムはPYRAMIDアルゴリズムの逆方向処理であり、RR-TREE及びRC-TREEの拡張である。第19図に簡単な例が示されている。この例では8×8網目中の3つのレベルが示されている。

第19図に示されるように、逆ピラミッドの根はPE(0, 0) (図中左上端のPE) である。その左息子はPE(4, 0)、右息子はPE(0, 4)である。

第2レベルの息子は横方向及び縦方向の第1レベルの息子の夫々に関して2つある。PE(6, 0)及びPE(2, 4)がPE(0, 4)の息子であり、PE(4, 2)及びPE(6, 0)がPE(4, 0)の息子である。

同様に第3レベルの息子も定まる。

一般的に言って、N×N網目ではPE(0, 0)が根であり、K=0からN-1であるとしてPE(k, N-1-k)がリーフである。PE(s, t)の第i番目(i=1からlogNとする)のレベル左息子はPE(S+2(logN-i), t)

であり、右息子は $PE(s, t+2(\log N - i))$ である。

制御アルゴリズムは次のようである。

```

UL DSTO
(
int fs=0, fr=0; /*flag-send is used to
                construct the DST*/
/*flag-receive is an
intermediate var to
update fs*/

int pid0, pid1;
int t; /*t is time step*/
int M, logM; /*M is the side size of the
mesh and logM=logM*/
int treemask=M%2; /*a flag to construct
the tree*/

if(pid0==0 && pid1==0){
    fs=1; fr=1; }

```

及び Fr (flag receive: フラグ受け取り) を 1 にセットする。 $t=0$ のタイムステップで、行 000 と 100、及び列 000 と 100 がアクティブであり、残りはディスエイブル (不活動) である。不活動な PE は WE 及び NS を短絡して fs を更新するために新しいパスを確立する。 $fr=1$ なる fr を有するアクティブな PE はその fs 値を E 及び S 近傍へ送り、次のタイムステップでは送り手とならないように fr を 0 にリセットする。受け手 ($fr=0$ である。) はその fs を N と W の OR された値として更新する。受け手は又その fr を同じ OR された値として更新し、それゆえ、 N 又は W から 1 を受け取った PE は次のタイムステップでは送り元となる。ステップ $t=0$ では、2つの PE ($PE(000, 100)$ と $PE(100, 000)$ のこと。) が DST のノードとして ($fs=1$ にセットすることにより) 選択され、更に、これらが新しい送り元として ($fr=1$ とセットすることにより) 準備され、後続のステップにおいて更なる DST がセットされる。

```

for(t=0; t<logM; t++){
    hmask=ANDALLBIT
        (~treemask|pid0);
    vmask=ANDALLBIT
        (~treemask|pid1);
    if(~hmask|~vmask)
        {SHORT_WE; SHORT_NS;
        DISABLE;}
    if(hmask|vmask && fr)
        {E=fs; S=fs; fr=0;}
    if(hmask|vmask && ~fr)
        {fs=W|N; fr=W|N;}
    treemask=ASHIFT(treemask, 1);
}

```

8×8 の多形網目の例で上記アルゴリズムを説明する。 $PE(000, 000)$ を DST (Diagonal-Span-Tree: 対角線パスツリー構造) の根として選び、 fs (flag send: フラグ送り) の

次のステップでは、先の2つの新しい送り元の、各々が2つの DST ノード及び2つの送り元を同様の方法で形成する。新しいノード及び送り元は $PE(000, 110)$ 、 $PE(010, 100)$ 、 $PE(100, 010)$ 、及び $PE(110, 000)$ である。

ステップ $t=2$ では、対角線 PE が制御アルゴリズムにより達成される。それらの fs が 1 にセットされて自らが DST の部分であることが示される。更に、それらの fr が 1 にセットされ、自らが対角線ノードであることが示される。対角線の識別は DST アルゴリズムによる付加効果である。このことは、次のセクションで説明する種々の計算に役立つ。

DST を形成するため、フラグ fs は条件フラグとして用いられる。 $fs=0$ の PE は WE 及び NS パスを短絡させ、 $fs=1$ の PE はメモリ内容を E 及び S に送るとともに W 及び N からデータを受け取る。

連結制御ブロックの機能を利用して、“ツリー

マスクがSRMへ、fsがF1へ、frがF2へ、各々ロードされる。INVERTされたSRMの内容は、レジスタX内のpid0及びレジスタY内のpid1の各々とORされる。このようにORされた結果は“ANDALLBIT”されてXANDALL内に“hマスク”を、YANDALL内に“Vマスク”を生成させる。各ステップの最後において、SRMが右へ自動的にシフトされる。SHORT動作は、こうして、F2、XANDALL、及びYANDALLに基づく。

異なる根を選択して同様の制御アルゴリズムを用いることにより、同じ多形網目中に異なるDSTが形成され得る。第20図には下の右端に根を有するDSTが示されている。これをURDSTという。

以下において、ULDSTとIRDSTとを共存させて $A \cdot X + B \cdot Y + C$ という計算を画像の各画素(x, y)について並行処理により行え得ることを示す。このような能力は計算機図形(画像)処理に関して幅広く役立つ。

ブが図られる。

このタイプに属する計算は、分類、最大値発見、最小値発見、K番目の大きさの値の発見、中間値の発見等の計算である。これら全てのアルゴリズムの計算量(計算ステップ数)は $O(\log N)$ である。

(2) 画像データと記号データ間の変換

このタイプの計算は計算機図形処理に特有のものであり、しばしば中間レベル処理と呼ばれる。ある画像が与えられたとき、次の事を検討しなければならない。

- (a) どれ位の画素が特定の性質を満足するか。
- (b) どの画素が特定の性質を満足するか。
- (c) 幾つかの画素あるいは全ての画素が特定の性質を満足するのか、あるいは特定の性質を満足する画素は無いのか。

ここで、上記特定の性質とは、ある値と等しいとか、ある値より大きいとか、ある値より小さいとか、あるいはこれらから算術的または自動的に合成される条件である。

E-4. アプリケーション

単純な網目の画像処理へのよく知られたアプリケーションの他に、多形網目の下記のアプリケーションは、単純な網目では実行不可能であったり或いは単純な網目より高速である。

これらのアプリケーションは6つの型に分類できる。

(1) 分割統合処理

このタイプの計算には、Nデータの1つのセットをそれらの性質に応じて2つのグループに分ける計算が含まれる。次に同様にして各グループは2つのサブグループに分けられる。このような処理がグループ内のデータが唯1つになるまで繰り返される。

網目連結では、このタイプの計算は $O(N)$ あるいはそれ以上の計算量になる。しかし、多形網目においてツリーあるいはピラミッドに変形すれば、このタイプの計算は $O(\log N)$ の計算量になる。N=1024のデータセットであれば、100:1の比の(つまり、2桁の)スピードアップ

これらの全てのアルゴリズムは多形網目におけるツリーやピラミッドパターンにより $O(\log N)$ ステップで計算される。より重要で従来の固定的パターンと比較されるべき特徴は出力に関するものである。多形網目ではI/O速度が向上する。多くの場合、 1024×1024 ビット(全画像)に対して唯の1ビット(ハイ/イエ)が出力されるだけである。

I/Oに関連して、余分のN-SパスがI/O及び処理の同時流れのために網目に付加されたことがある。このような機構及び利点は多形網目にも有効であるが、本発明の必須とするところではない。

(3) 統計

多形網目は以下の統計的計算を $O(\log N)$ ステップで行うことができる。

- (a) 平均、差異、標準偏差
- (b) 面積、周辺長さ、図心
- (c) 第1モーメント、第2モーメント、クロスモーメント

上記(a)はNデータ一般に関するもので、(b)及び(c)は画像に特有のものである。

統計的計算は他のアルゴリズムの基礎である。計算機図形処理において統計的計算は領域解析やパターン認識の基礎である。

(4) $A \cdot x + B \cdot y + C$ の計算

$A \cdot x + B \cdot y + C$ を計算するためには、多形網目による4つのパターンが必要となる。それらは上方左対角スパンツリー (ULDS T: Upper-Left-Diagonal-Span-Tree)、下方右対角スパンツリー (LRDS T: Lower-Right-DST)、行バス、及び列バスである。ULDS TとLRDS Tとは $A \cdot x + C$ 及び $B \cdot y$ を同時に計算するために共存する。行バスと列バスは合算 (例えば $A \cdot x + C + B \cdot y$) を行うために共存する。

アルゴリズムはビット連続的に実行される。画素平面内の2つの特殊なツリーが消去され得る。定数A及びBが計算開始前に全PEに同報通信され、アレイの開始部分に先取りされている。

($\log M - 1$) の0とともにアレイA及びBにス

行中に $A \cdot x$ を、列中に $B \cdot y$ を得た後、多形網目はWEバスの行バスとNSバスの列バスに変形する。各PEは行バス上の値と列バス上の値とを加えて $A \cdot x + B \cdot y + C$ をビット連続形式で算出する。

DSTとバスとを同時に確立することができないため、 $A \cdot x + B \cdot y + C$ の結果は他の毎回のタイムステップ毎にビット連続的に伝えられる。

(5) 第1ライン検出

多形網目の2つのタイムステップ毎に $A \cdot x + B \cdot y + C$ を計算する能力により、 $M \times M$ 画像中の画素 (x, y) がA、B、Cで定まる与えられたあるライン上にあるか否かを決定できる。A、B、Cの全ての数がKビット長であるとき、($\log M + 2K$) タイムステップで決定が行なわれる。

第1ライン検出機能は計算機図形処理及び計算機視覚処理に非常に有用である。計算機図形処理にとっては、凸形多角形の表示、影の形成、クリッピング、球の描画、ヒストグラムの同等化計算、テキスチャのマッピング、及び非変名処理 (anti

トアされる。ストアされたA及びBはビット反転され、先取りされた0がアクセスされた後に、A及びBの下位桁側のビットが先ずアクセスされるようになっている。定数CはULDS Tの根のWを通じて最下位ビットからスタートして1タイムステップ当たり1ビットずつ多形網目に注入される。 $A \cdot x + C$ を計算するためにULDS Tをツリーとして用いるとき、各PEは3つの変数を有する (合算、キャリー、及び遅延)。各タイムステップにおいて、合算は、東境界へ渡され、遅延は南境界側へ渡され、各PEは、(a)NにアレイAを加え、キャリービットをキャリーにストアし、(6)Nを遅延にストアするという2つの処理を行う。 $\log M$ ステップの後、網目の対角線PE (あるいはULDS Tのリーフ) が対応する行のために $A \cdot x$ をストアする。同様に、 $B \cdot y$ の計算は、根のEから0が注入され且つPEが遅延を北境界側に、合算を西境界側に渡すようなLRDS Tにより実行される。 $\log M$ ステップの後、各対角線PEは対応する列のために $B \cdot y$ をストアする。

-aliasing) に役立つ。計算機視覚処理では、ノイズ画面中にラインを見つけるための第1Hough変換を計算する上で役立つ。

(6) 記号情報の画像情報への変換

多形網目による大規模な並列処理ハードウェアを用いると、記号処理 (通常は網目では実行されない) から画像処理への変換して処理を大規模な並列処理により実行してしまえることができる。上述の第1Hough変換はそのような一例である。マーク発生は本カテゴリー中の他の例である。

(6.1) バンドマスク発生

バンドマスクは2平行ライン以内に制限され、その一方は(A、B、C1)により、他方は(A、B、C2)により夫々決定される。バンドマスクを発生するため、各PEは $A \cdot x + B \cdot y + C1$ 及び $A \cdot x + B \cdot y + C2$ を上述のように計算する。計算結果はS1 ($A \cdot x + B \cdot y + C1$ の符号) 及びS2 ($A \cdot x + B \cdot y + C2$ の符号) であり、これらは画素 (x, y) がバンドの内側に存るか否かを決定するために用いられる。

バンドマスクは、計算機視覚処理において、興味ある領域内の処理だけを行うために役立つ。人間の視覚はマスクを発生するには異なる方法を探っている。その方法とは記号情報に関するが、その処理は実際には上述のように画像的に行なわれる。

(6.2) 多角マスク発生

多角マスクはバンドマスクを一般化したものである。それはP部分平面から成り、P部分平面の各々は $A \cdot x + B \cdot y + C$ で特定されるラインにより決定される。ライン検出機能を用いると、対応するラインについて符号 S_1, S_2, \dots, S_P を得ることができる。 S_1 から S_P のブール結合による画素 (x, y) がその多角形内側に存するかどうか決定される。

E-5. 結論

連結制御機構(CCM)の制御により次の変換操作が可能である。

物理的な $M \times M$ 網目は、 $M \times M$ の長さの1つの行及び $M \times M$ の長さの1つの列に連結できる。

物理的な $M \times M$ の網目は、 $M \times M \times K$ (K はP Eのローカルメモリで制限される整数)の立方体に連結できる。

また、CCMの外部のプログラムの制御下で以下の変換が行なわれる。

物理的な $M \times M$ の網目はDSTツリー構造に連結できる。DSTツリーの根は網目のどこの角にあってもよい。根が対角線の反対方向の角にあれば、2つのDSTが共存できる。

物理的な $M \times M$ の網目は、 $O(M^2)$ のシリコン上の面積内に $M \times M$ の直交線ツリーに連結できる。本発明によれば、 $O[(\log M)^2]$ の要因により、面積が節約される。なお、 M は直交線ツリーの側辺の大きさである。

分割統合アルゴリズムは、 $O(M)$ という線形の計算量(計算ステップ数)の場合と $O(\log M)$ という対数形の計算量の場合とに分類される。 $M/\log M$ の節約が本発明により得られる。これについても既に実施例の説明で述べられている。

画像から記号への変換(中間レベル処理)操作

物理的な $M \times M$ 網目は、各々が M のリーフを有する M 行ツリーに連結できる。

物理的な $M \times M$ 網目は、各々が M のリーフを有する M 列ツリーに連結できる。

物理的な $M \times M$ 網目は、 $M \times M$ 直交ツリーに連結できる。

物理的な $M \times M$ 網目は、各々が M のリーフを有する M 逆行ツリーに連結できる。

物理的な $M \times M$ 網目は、各々が M のリーフを有する M 逆列ツリーに連結できる。

物理的な $M \times M$ 網目は、各々が M のP Eを有する M 行バスに連結できる。

物理的な $M \times M$ 網目は、各々が M のP Eを有する M 列バスに連結できる。

物理的な $M \times M$ 網目は、 $M \times M$ のベースを有し縮小率 K (K は2の累乗数)のピラミッドに連結できる。

物理的な $M \times M$ 網目は、 $M \times M$ のベースを有し縮小率 K (K は2の累乗数)の逆ピラミッドに連結できる。

は多形網目内部で行なわれ、I/O量は非常に減少される。非常に多くの場合、6桁程度の減少が図られる。

記号表現から画像表現への変換が上述のパターンにより行なわれて画像に関する処理が大規模に並列的に行なわれ得ることになる。そのような構成を記号処理の範囲の網目に拡張してもよい。

網目は次のような機能を有する。

(a) 画像処理を行う。

(b) 画像データを記号データに変換する。

(c) 記号データを画像データに変換する。

(d) 記号データ処理をその画像データ等価物において行う。

本発明によれば、 $M \times M$ 網目内で $O(\log M)$ ステップにて、各画素 (x, y) に対し並列に、 $A \cdot x + B \cdot y + C$ の計算ができる(A, B, C は定数とする。)

本発明によれば、各画素 (x, y) が(a)ライン上か、(b)ラインの右側か、(c)ラインの左側かの検出を $O(\log M)$ 計算ステップ数で行うこと

ができる。

本発明によれば、各画素(x、y)が2つの平行線で形成されるバンドの内側か外側かの検出を並列的に行うことができる。

本発明によれば、各画素(x、y)が多角形の内側か外側かの検出を並列的に行うことができる。

本発明は、レジスタZ、シフトレジスタSRZ、及びフラグレジスタF3をCCMに付加することにより、3次元網目(物理的立方体)に形成して、12のパターンのより高次元の拡張を果すことができる。

3次元(3D)画像素子はボクセル(voxel)である。ボクセルは面積のみを有するピクセル(画素)と類似している。本発明は3次元に拡張して各ボクセル(x、y、z)が(a)2つの平行平面で形成される領域、(b)多角形体内に存するか否か、あるいは(c)ボクセルがある平面上か、左か右かについての検出を並列で行うことができる。

本発明は多形という概念を物理的網目にCCMを通じて適用している。同様の概念及び機構を他

の固定的な連結構造に適用することもできる。

多形網目により形成されるパターンは、ALUの出力を通じてF1及び/またはF2にロードされる値の内容により、データの性質に適合するようにされる。

任意のパターンが、命令又はメモリ内容を通じてF1及びF2レジスタをセットすることにより、多形網目hから形成され得る。命令、メモリ内容、近傍PEからの中間処理値、及びPE内部の診断情報は、典型的システム操作パラメータであり、これらはよく知られた技術及び簡単な手段によって、フラグレジスタのセットに用いられる。CCMはシステム操作パラメータによりセットされ得るフラグレジスタ手段を有し、パターンレジスタの少なくとも1つに新しいパターンをセットするために用いられ得る制御情報を発生する。このような機能は、プログラマによりアクセス可能であり、プログラマによりデータに関して或いは条件に関して更に他の事象取扱いの可能性を有する。そのような事象では、フラグレジスタがセットさ

れ、それに応答して新しいパターンがフェッチあるいは計算される。

4. 図面の簡単な説明

第1図は本発明で用いられる複数の多形網目処理要素を有する網目組織から成る画像処理装置を示すブロック図。

第2図は前記多形網目処理要素の連結制御機構の切換機構を示すブロック図。

第3図は前記連結制御機構の構成を示すブロック図。

第4図は前記多形網目処理要素が枝分れ等のない一続きのひも状に連結された状態を示すブロック図。

第5図は前記多形網目処理要素が木構造状に連結された状態を示すブロック図。

第6図は前記多形網目処理要素が前記以外の木構造に連結された状態を示すブロック図。

第7図ないし第10図は本発明の多形網目処理要素を用いた場合のチップ上面積の比較及び連絡部の改良状態を示すブロック図。

第11図は前記多形網目処理要素が逆木構造状に連結された状態を示すブロック図。

第12図ないし第20図は各々前記多形網目処理要素の代理的な連結状態を示すブロック図。

第21図は前記多形網目処理要素の内部機構の一例を示すブロックである。

1……アレイ、2……基本演算器、3……ホストコンピュータ、6……ALU、7……メモリ、8……連結制御機構(CCM)、9……バス、10……マトリックス(交線スイッチ)、11……入力線。

出願人 インターナショナル・ビジネス・マシーンス・コーポレーション
代理人 弁理士 岡 田 次 生
(外1名)

FIG. 1




FIG. 2




FIG. 3




FIG. 4




FIG. 9




FIG. 7




FIG. 5




FIG. 8




FIG. 10




FIG. 6




FIG. 11




FIG. 12




FIG. 14




FIG. 16




FIG. 17




FIG. 13




FIG. 15




FIG. 18




FIG. 19




FIG. 20




FIG. 21

